Circuitos Flip-Flops.

¿Qué es un flip flop?

El flip flop es el nombre común que se le da a los dispositivos de dos estados (biestables), que sirven como memoria básica para las operaciones de lógica secuencial. Los Flip-flops son ampliamente usados para el almacenamiento y transferencia de datos digitales y se usan normalmente en unidades llamadas "registros", para el almacenamiento de datos numéricos binarios. También conocido en español como dispositivo biestable, es un circuito de tipo multivibrador y secuencial que puede adquirir dos estados de manera indefinida, a menos que se perturbe de alguna manera dicho circuito .Un circuito secuencial es aquel tipo de circuito en el que las salidas en un instante dado no dependen única y exclusivamente de las entradas en dicho instante, sino que dependen también de las entradas que han ocurrido con anterioridad.Los elementos de memoria que comúnmente se utilizan en los circuitos secuenciales síncronos se llaman flip-flops. Estos circuitos son celdas binarias capaces de almacenar un bd de información. Un circuito lip-flop tiene dos salidas, una para el valor normal y otra para el valor complementario del bit almacenado en 61.

Los FLIP-FLOP (FF) están constituidos por una combinación de compuertas digitales. Estas compuertas están conectadas de tal manera que es posible almacenar información. Los circuitos secuenciales síncronos que Utilizan pulsos de reloj en las entradas de los elementos de memoria se conocen también corno circuitos secuenciales de reloj. Este tipo de circuitos son los que se encuentran con mayor frecuencia No presentan problemas de inestabilidad y su temporizado se divide fácilmente en instantes discretos independientes, cada uno de los cuales se considera por separado

Los circuitos lógicos se clasifican en dos categorías. Los grupos de puertas descritos hasta ahora, y los que se denominan circuitos lógicos secuenciales. Los bloques básicos para construir los circuitos lógicos secuenciales son los flip-flops. La importancia de los circuitos lógicos se debe a su característica de memoria. Los flip-flops también se denominan "cerrojos", "multivibradores biestables" o "binarios".

Son dispositivos con memoria mas comúnmente utilizados. Sus características principales son:

• Asumen solamente uno de dos posibles estados de salida.
• Tienen un par de salidas que son complemento una de la otra.
• Tienen una o mas entradas que pueden causar que el estado del Flip-Flop cambie .

Los circuitos lógicos se clasifican en dos categorías. Los grupos de puertas descritos hasta ahora, y los que se denominan circuitos lógicos secuenciales. Los bloques básicos para construir los circuitos lógicos secuenciales son los flip-flops. La importancia de los circuitos lógicos se debe a su característica de memoria. Los flip-flops también se denominan "cerrojos", "multivibradores biestables" o "binarios".

Son dispositivos con memoria mas comúnmente utilizados. Sus características principales son:

• Asumen solamente uno de dos posibles estados de salida.
• Tienen un par de salidas que son complemento una de la otra.
• Tienen una o mas entradas que pueden causar que el estado del Flip-Flop cambie .

FLIP FLOP D

Tiene solamente una entrada de datos (D), y una entrada de reloj (CLK). Las salidas Q Y 1.También se denomina " flip-flop de retardo ". Cualquiera que sea el dato en la entrada (D), éste aparece en la salida normal retardado un pulso de reloj. El dato se transfiere durante la transición del nivel BAJO al ALTO del pulso del reloj.

FLIP FLOP JK

Este flip-flop se denomina como "universal" ya que los demás tipos se pueden construir a partir de él. En el símbolo anterior hay tres entradas síncronas (J, K y CLK). Las entradas J y K son entradas de datos, y la entrada de reloj transfiere el dato de las entradas a las salidas.

FLIP FLOP T:

Flip-Flop Maestro-Esclavo

Todos los cuatro FF-AN pueden implementarse siguiendo las órdenes de un FF-D-AN a su entrada como muestra el dibujo esquemático. El FF-D hace de puerta (Cerrojo). Cada pulso en el clock hará que la señal entre al sistema (como salida del FF-D-AN) y salga la misma a la salida final respetando la tabla de verdad del FF esclavo. Así, si el esclavo es un FF-X-AN, todo el conjunto se comporta como un FF-X-ME -aquí X puede ser un FF o bien también un sistema secuencial complejo.

Un flip flop maestro-esclavo se construye con dos FF. Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo. La información de entrada es transmitida hacia el FF maestro. 

Historia de los flip flops

El primer flip-flop electrónico fue inventado en 1918 por los físicos británicos William Eccles y FW Jordan . Inicialmente se llamó circuito de activación Eccles-Jordan y constaba de dos elementos activos ( tubos de vacío ). El diseño se utilizó en la computadora de descifrado de códigos British Colossus de 1943 y dichos circuitos y sus versiones transistorizadas eran comunes en las computadoras incluso después de la introducción de los circuitos integrados , aunque los flip-flops hechos de puertas lógicas también son comunes ahora. Los primeros flip-flops se conocían de diversas formas como circuitos de activación o multivibradores 

Los flip-flops pueden activarse por nivel (asíncronos, transparentes u opacos) o activados por borde  o sincronizados . El término flip-flop se ha referido históricamente de forma genérica tanto a los circuitos activados por nivel como a los activados por flanco que almacenan un solo bit de datos mediante puertas. Recientemente, algunos autores reservan el término flip-flop exclusivamente para discutir circuitos sincronizados; los simples se denominan comúnmente pestillos transparentes . Usando esta terminología, un flip-flop sensible al nivel se llama pestillo transparente, mientras que un flip-flop activado por el borde se llama simplemente flip-flop. Usando cualquier terminología, el término "flip-flop" se refiere a un dispositivo que almacena un solo bit de datos, pero el término "pestillo" también puede referirse a un dispositivo que almacena cualquier cantidad de bits de datos usando un solo disparador. Los términos "activado por borde" y "activado por nivel" pueden utilizarse para evitar ambigüedades. 

Siendo los Flip-Flop las unidades básicas de todos los sistemas secuenciales, existen cuatro tipos: el RS, el JK, el T y el D. Y los últimos tres se implementan del primero -pudiéndose con posterioridad con cualquiera de los resultados confeccionar quienquiera de los restantes.

Todos pueden ser de dos tipos, a saber: Flip-Flop activado por nivel (FF-AN) o bien Flip-Flop maestro-esclavo (FF-ME). El primero recibe su nombre por actuar meramente con los "niveles" de amplitud 0-1, en cambio el segundo son dos FF-AN combinados de tal manera que uno "hace caso" al otro. Un circuito flip-flop puede mantener un estado binario indefinidamente (Siempre y cuando se le este suministrando potencia al circuito) hasta que se cambie por una señal de entrada para cambiar estados. La principal diferencia entre varios tipos de flip-flops es el numero de entradas que poseen y la manera en la cual las entradas afecten el estado binario.

Circuito básico de un flip-flop

Se menciono que un circuito flip-flop puede estar formado por dos compuertas NAND o dos compuertas NOR. Estas construcciones se muestran en los diagramas lógicos de las figuras. Cada circuito forma un flip-flop básico del cual se pueden construir uno mas complicado. La conexión de acoplamiento Inter cruzado de la salida de una compuerta a la entrada de la otra constituye un camino de retroalimentación. Por esta razón, los circuitos se clasifican como circuitos secuenciales asincrónicos. Cada flip-flop tiene dos salidas, Q y Q´ y dos entradas S (set) y R (reset). Este tipo de flip-flop se llama Flip-Flop RS acoplado directamente o bloqueador SR (SR latch). Las letras R y S son las iniciales de los nombres en inglés de las entradas (reset, set).

Un flip-flop tiene dos entradas útiles. Cuando Q=1 y Q´=0 estará en el estado de puesta a uno (o estado 1). Cuando Q=0 y Q´=1 estará en el estado de puesta a cero (o estado 0). Las salidas Q y Q´ son complementos entre si y se les trata como salidas normales y de complemento respectivamente. El estado binario de un flip-flop se toma como el valor de su salida normal.

Bajo operación normal, ambas entradas permanecen en 0 a no ser que el estado del flip-flop haya cambiado. La aplicación de un 1 momentáneo a la entrada de puesta a uno causará que el flip-flop vaya a ese estado. La entrada de puesta en uno debe volver a cero antes que se aplique un uno a la entrada de puesta a cero. Un 1 momentáneo aplicado a la entrada de puesta a cero causará que el flip-flop vaya al estado de borrado (o puesta a cero). Cuando ambas entradas son inicialmente cero y se aplica un 1 a la entrada de puesta a uno o se aplica un 1 a la entrada de puesta a cero mientras que el flip-flop este borrado, quedaran las salidas sin cambio.

Para que sirven las entradas Clear y Preset?

Cuando se están utilizando flip-flops en la construcción de circuitos, es necesario poder controlar el momento en el que un FF empieza a funcionar y el valor con el que inicia su secuencia. Para esto, los flip-flops cuentan con dos entradas que le permiten al diseñador seleccionar los valores iniciales del FF y el momento en el que empieza a funcionar.

Estas entradas son llamadas en Inglés: Clear y Preset.

• Clear - inicializa Q en cero sin importar entradas o reloj
• Preset - inicializa Q en 1 sin importar entradas o reloj

Como los flip-flops son dispositivos biestables, estos circuitos secuenciales a veces se denominan "bloqueos" porque sus salidas están bloqueadas o bloqueadas en su estado de entrada hasta que haya otro cambio en su condición de entrada.

También hemos visto que el flip-flop biestable es el elemento de almacenamiento más básico en un circuito lógico secuencial y puede configurarse para producir elementos de memoria simples interconectando dos puertas de inversión para generar retroalimentación. Tenga en cuenta que un circuito lógico combinacional no requiere ninguna forma de memoria y, por lo tanto, no utiliza flip-flops. Sin embargo, los circuitos lógicos secuenciales tienen memoria y, por lo tanto, utilizan varios tipos de diseños de flip-flop para recordar sus estados actuales.

Ejemplo:

La forma más básica de crear un flip-flop de un bit es usar dos compuertas NOR como se muestra:

Al usar compuertas de acoplamiento cruzado y alimentar la salida de una compuerta a la entrada de la otra (entradas-salidas intercambiadas) el circuito tiene un circuito cerrado (retroalimentación positiva) por lo que su salida depende del estado de las entradas, lo que hace que circuito secuencial y con memoria.

También hemos visto que los flip-flops pueden tener una, dos o tres entradas con una de esas entradas conectadas a una señal de reloj. Todos los flip-flops tienen dos estados de salida: Q = 1 y Q = 0 que cambia en respuesta a la aplicación del reloj. Para el bloqueo SR, S = 1 establece Q en 1 , y R = 1 restablece Q en 0.

Todos los flip-flops discutidos anteriormente pueden tener entradas CLEAR y PRESET asíncronas adicionales que hacen que Q se borre a un "0" o se preajuste a un "1" independientemente de la señal del reloj. 

La conversión de flip-flops de un tipo a otro generalmente es posible reconfigurando las entradas, o agregando compuertas lógicas adicionales y hemos visto que los flip-flops SR se pueden convertir en flip-flops JK que ellos mismos se pueden convertir a pestillos de datos. , y tanto el flip-flop JK como el tipo D se pueden convertir en un flip-flop de alternancia de tipo T.

Como sabemos los flip flops puede almacenar un solo bit de datos, es decir 1 o 0. Los registros se usan para almacenar múltiples bits de datos.

Cuando se conectan varios flip flops en serie, esta disposición se denomina Registro. La información almacenada se puede transferir dentro de los registros; estos se llaman como 'Registros de cambio'. Registros asíncronos y sincrónicos: los registros de desplazamiento se componen de flip-flops y su operación depende del estado de los flip-flops. Los registros que funcionarán dependiendo de la activación asíncrona se denominan «registros de desplazamiento asíncrono»

  " Conversiones de Flip Flop"

Para la conversión de un flip flop de a otro, un circuito combinacional tiene que ser diseñado primero. Si un JK flip flop es necesario, las entradas se dan al circuito combinacional y la salida del circuito combinacional se conecta a las entradas del flip flop real. Por lo tanto, la salida del flip flop real es la salida del flip flop necesario 

SR Flop Flip Flop JK flip

Como dicho antes, J y K se dará como insumos externos a S y R. Como se muestra en el diagrama lógico de abajo, S y R serán las salidas del circuito combinacional.

Las tablas de verdad para la conversión flip flop se dan a continuación. El estado actual está representado por Qp y Qp + 1 es el siguiente estado que se obtiene cuando se aplican las entradas J y K. Para dos entradas J y K, habrá ocho combinaciones posibles. Para cada combinación de J, K y Qp, el correspondiente Qp + 1 se encuentran los estados. Qp + 1 simplemente sugiere que los valores futuros que se obtengan por el flip flop JK después de que el valor de Qp. El cuadro se completa por escrito los valores de S y R se requieren para obtener cada Qp + 1 de la correspondiente Qp. Es decir, los valores de S y R que son necesarios para cambiar el estado del flip flop de Qp a Qp + 1 se escriben

Los dispositivos con reloj están especialmente diseñados para sistemas síncronos; tales dispositivos ignoran sus entradas excepto en la transición de una señal de reloj dedicada (conocida como reloj, pulsación o estroboscopio). El reloj hace que el flip-flop cambie o retenga su señal de salida en base a los valores de las señales de entrada en la transición. Algunos flip-flops cambian la salida en el flanco ascendente del reloj, otros en el flanco descendente.

•Desventaja del flip_flop R-S :

para almacenar un 1 o un 0, hace falta aplicar un 1 a una de dos entradas diferentes y un 0 a la otra (según el valor que se desea almacenar) 

•Alternativa: 

• •Se obtiene conectando las entradas R y S entre ellas a través de un circuito inversor.
•  • Cuando se activa la señal de reloj, el valor de D queda almacenado en el flip flop 

Para saber el funcionamiento de un Flip flop se utilizan las Tablas de verdad

Si no se activa ninguna de las entradas, el flip flop permanece en el ultimo estado en el cual se encontraba. 

Como se mencionó anteriormente que un circuito flip-flop puede estar formado por dos compuertas NAND o dos compuertas NOR. El flip-flop básico por si solo es un circuito secuencial asincrónico. Agregando compuertas a las entradas de circuito básico, puede hacerse que el flip-flop responda a los niveles de entrada durante la ocurrencia del reloj.

Como existen varias formas de implementar un Flip-Flop S-R (y en general cualquier tipo de Flip-Flop) se utilizan diagramas de bloque que representen al Flip-Flop. El siguiente diagrama de bloque representa un FF S-R. Nótese que ahora, por convención, Q se encuentra en la parte superior y Q' en la inferior.

Como encabezado de las columnas tenemos las entradas S y R, y una de las salidas Q. La salida Q es la salida que en un tiempo t se puede detectar en el FF, Q+=Q (t+s) es decir, es la salida en el tiempo actual. Q+ es la salida en el tiempo , una vez que se ha propagado la señal en el circuito (recuerde que los FF tienen un componente de retroalimentación.) Por lo tanto ,Q+=Q (t+s)  es decir, es la salida que tendrá Q en el futuro - una vez que se haya realizado la propagación.

Si analizamos la tabla de estado, vemos que para si S = 0, R = 0 y Q = 0 ó 1, la salida futura de Q (Q+) será siempre lo que se tenía antes de la propagación. A este estado (S = 0, R = 0) se le conoce por tanto como estado de memoria.

Viendo ahora el caso S = 0, R = 1, se aprecia que siempre Q+ = 0 sin importar el valor de Q antes de la propagación, es decir, se hace un reset de Q. Si por el contrario, se tiene S = 1, R = 0, entonces Q+ = 1 en ambos casos, por tanto se hace un set de Q.

Inicialización de Flip-Flops

Cuando se están utilizando flip-flops en la construcción de circuitos, es necesario poder controlar el momento en el que un FF empieza a funcionar y el valor con el que inicia su secuencia. Para esto, los flip-flops cuentan con dos entradas que le permiten al diseñador seleccionar los valores iniciales del FF y el momento en el que empieza a funcionar. Estas entradas son llamadas en Inglés: Clear y Preset.

• R: el borrado (reset en inglés), puesta a 0 o nivel bajo de la salida.
• S: el grabado (set en inglés), puesta a 1 o nivel alto de la salida

 Flip-flop RS construido a partir de puertas NOR 

En este caso las dos entradas R y 8 son activas a nivel alto (a 1), ya que, como se puede deducir rápidamente de la tabla de verdad de la puerta NOR, siempre que una de las entradas sea 1, la salida será siempre O (independientemente del valor de la segunda entrada). Esta característica es la que nos va a ayudar a analizar los circuitos con puertas NOR realimentada 

Construcción de flip-flops a partir del biestable JK síncrono

El flip-flop JK puede considerarse como el biestable universal. ya que a partir de él se pueden elaborar los otros tipos de flip-flops. D y T, conectado  apropiadamente las entradas J. k y agregando compuertas externas.

El tipo de flip-flops que debe utilizarse para el diseño puede inducirse en las especificaciones del problema o puede depender del üpo de biestable que esté disponible para el desafiador muchos sistemas digitales se constituyen por completo con flip-flops JK ya que son el tipo del que se dispone. Cuando se cuenta con varios tipos de biestables, es aconsejable user el flip-flop 0 para aplicaciones que requieren transferencia de datos (como registros de corrimiento o almacenar el acarreo de una suma).

Un flip-flop tiene dos entradas útiles. Cuando Q=1 y Q ́=0 estará en el estado de puesta a uno (o estado 1). Cuando Q=0 y Q ́=1 estará en el estado de puesta a cero (o estado 0). La salidas Q y Q ́ son complementarios entre sí y se les trata como salidas normales y de complemento respectivamente. El estado binario de un flip-flop se toma como el valor de su salida normal.

Cuando se aplica un 1 a ambas entradas de puesta a uno y puesta a cero ambas salidas Q y Q ́ van a 0. Esta condición viola el hecho de que las salidas Q y Q ́ son complementarios entre si. En operación normal esta condición debe evitarse asegurándose que no se aplica un 1 a ambas entradas simultáneamente. Generalmente, los cambios de estado de estos circuitos se producen en unos determinados instantes de tiempo, que vienen dados por una señal de reloj que está funcionando continuamente

Un flip-flop es igual a un biestable salvo que utiliza los pulsos del reloj. Un flip-flop no está recibiendo continuamente las señales de entrada, sino que recibe señales con los pulsos del reloj.

Cuando tenemos que representar un biestable S-R podemos utilizar cualquiera de las dos representaciones gráficas siguientes: 

La operación del flip-flop es como sigue. Si no hay una señal en la entrada del reloj C, la salida del circuito no puede cambiar independientemente de cuáles sean los valores de entrada de S y R. Sólo cuando la señal de reloj cambia de 0 a 1 puede la salida afectarse de acuerdo con los valores de la entrada S y R. Si S = 1 y R = 0 cuando C cambia de 0 a 1, la salida Q se inicia en 1. Si S = 0 y R = 1 cuando C cambia de 0 a 1 la salida Q se reinicia o borra en 0. Si tanto S como R son 0 durante la transición de reloj, la salida no cambia. Cuando tanto S como R son iguales a 1, la salida es impredecible y puede ser 0 o 1 dependiendo de los retrasos internos de tiempo que ocurran dentro del circuito. 

Los biestables basculas o flip-flops, son circuitos secuenciales constituidos por puertas lógicas capaces de almacenar un bit, que es la información binaria más elemental.

Flip-flop D disparado por flanco

Su comportamiento es similar al del latch D descrito con anterioridad, la salida del flipflop tipo D se igualará a la entrada en el instante en el que se produzca el flanco ascendente o descendente (según el tipo de flip-flop) de la señal de reloj (CLK). En la Figura 3-9 se observa el símbolo lógico y la tabla de verdad de un flip-flop tipo D disparado por flanco ascendente.es una ligera modificación del flip-flop SR. Un flip-flop SR se convierte a un flip-flop D insertando un inversor entre S y R y asignando el símbolo D a la entrada única. La entrada D se muestra durante la ocurrencia de una transición de reloj de 0 a 1. Si D = 1, la salida del flip-flop va al estado 1, pero si D = 0, la salida del flip-flop va a el estado 0.

Flip-flop RS temporizado

El símbolo gráfico del flip-flop RS sincronizado se muestra en la figura anterior. Tiene tres entradas: S, R y CP. La entrada CP no se describe dentro del recuadro debido a que se reconoce fácilmente por un pequeño triángulo. El triángulo es un símbolo para el indicador dinámico y denota el hecho que el flip-flop responde a una transición del reloj de entrada o flanco de subida de una señal de un nivel bajo (o binario) a un nivel alto (1 binario). Las salidas del flip-flop se marcan con Q y Q´ dentro del recuadro.

 Se le puede designar al flip-flop un nombre de variable diferente aunque se escriba una Q dentro del recuadro. En este caso la letra escogida para la variable del flip-flop se marca por fuera del recuadro y a lo largo de la línea de salida. 

El estado del flip-flop se determina del valor de su salida normal Q. Si se desea obtener el complemento de salida normal, no es necesario usar un inversor ya que el valor complementado se obtiene directamente de la salida Q´

Su unidad básica se dibuja a continuación que, como actúa por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop D activado por nivel (FF-D-AN). Cuando no se especifica este detalle es del tipo Flip-Flop D maestro-esclavo (FF-D-ME) comúnmente denominado también Cerrojo -Latch. Su ecuación y tabla de funcionamiento son.

Los flip flop temporizados que se introduce en la sección 6-2 se dispara durante el borde positivo del pulso y la transición de estado  principal   tan pronto el pulso alcanze el  nivel 1 lógico .El nuevo estado del flip flop puede aparecer en las terminales de salidas mientras el pulso de entrada todavía este 1.Si las otras entradas del flip flop cambian mientras el reloj todavía este en 1, el flip flop iniciara respuesta a esos nuevos valores y puede ocurrir nuevos estados de salida .cuando esto sucede la salida del flip flop no puede aplicarse en  las entradas de otros flip flop cuando el mismo reloj  los dispara ambos .Sin embargo ,si se puede hacer que responde¡a el flip flop a la transición de borde positivo ( o negativa) solamente ,en el lugar de la duración completa del pulso ,entonces puede eliminarse el problema de transición múltiple.Una forma de hacer que el flip flop responda solo una  transición de pulso es utilizar un acoplamiento capacitor  .

A partir del FF-RS-AN puede diseñarse este FF-D-AN siguiendo los pasos mostrados anteriormente, pero no tiene sentido ya que al ser activado por nivel no tiene utilidad 

Tablas de excitación para flip-flops.

Las tablas características definen las propiedades lógicas de los inestables así como su operación .Las tablas de verdad para cada flip-flop representan la misma información que su correspondiente tabla características.

tablas de verdad para los flip-flops RS. D, JK y T, respectivamente. Estas tablas son Útiles para analizar y definir la operación de los biestables, en ellas se especifica el estado siguiente del flip-flop cuando las entradas del estado presente se conocen. Por io general en el proceso de diseño se conoce la transición del estado presente al estado siguiente, lo que ahora queremos es saber qué valores se requieren en las entradas de ios biesiabies para obtener la transición deseada.

El tipo de flip-flops que debe utilizarse para el diseño puede incluirse en las especificaciones del problema o puede depender del tipo de biestable que esté disponible para el diseñador muchos sistemas digitales se constituyen por completo con flip-flops JK ya que son el tipo del que se dispone. Cuando se cuenta con varios tipos de biestables, es aconsejable usar el flip-flop 0 para aplicaciones que requieren transferencia de datos (como registros de corrimiento o almacenar el acarreo de una suma), el tipo T para aplicaciones que implican complementación (como contadores binarios) y el tipo JK para aplicadoneses generales 

Los Flip-Flops con reloj eran disparados por pulsos. La realimentación entre la circuitería combinacional y el elemento de memoria puede producir inestabilidad, haciendo que el Flip-Flops cambie varias veces durante la duración de un pulso de reloj por lo que el intervalo de tiempo desde la aplicación del pulso hasta que ocurre la transición de la salida es un factor critico que requiere un análisis . Una manera de resolver este problema es hacer que los Flip-Flops sean sensitivos a la transición del pulso mas que a la duración. Hay dos maneras de hacerlo y que dan origen a dos tipos de flip flops: los flip flops [maestro] esclavo y los flip flops disparados por flanco

Parámetro de los Flip-Flops

Además de los parámetros característicos de la familia lógica a que pertenecen, como son niveles lógicos, fan-out. Cabe destacar una serie de parámetros, más o menos normalizados, relativos a la temporización de las diferentes señales que intervienen en la conmutación de los flip-flops. De ellos cabe destacar los siguientes:

1- Tiempo de establecimiento (SET UP TIME). Es el tiempo anterior al flanco activo de toma de datos durante el cual las entradas no deben cambiar. 

2- Tiempo de mantenimiento (HOLD TIME). Es el tiempo posterior al flanco activo de toma de datos durante el cual las entradas no deben cambiar

3- Frecuencia máxima de reloj. Es la frecuencia máxima admisible de la señal de reloj que garantiza el fabricante.

4- Duración del tiempo alto de reloj. Es el tiempo mínimo que debe durar la parte alta del impulso de reloj. 

5- Duración del tiempo bajo de reloj. Es el tiempo mínimo que debe durar la parte baja del impulso de reloj 

6- Tiempo bajo de PRESET Y CLEAR. Es el tiempo mínimo que debe activarse las entradas asíncronas para garantizar su funcionamiento. 

7- Tiempo de retardo o propagación.Es el tiempo que transcurre desde el flanco activo del reloj que produce la conmutación y el momento en que ésta tiene lugar.

Registros de los flip flops 

Los registros son los dispositivos que están destinados a almacenar los datos. Como se sabe, cada flip-flop puede almacenar un solo bit de información. Esto significa que al hacer n flip-flops en cascada, uno puede almacenar n bits de información. Tal disposición se llama un registro de n bits. Por ejemplo, al colocar en cascada tres flip-flops D.

Los datos almacenados en los registros se pueden mover.Escenario en los registros y / o entrada / salida del registro mediante la aplicación de pulsos de reloj. Tal registro se llama registro de desplazamiento. Hay varios tipos de registros de desplazamiento según el modo de cambio de datos, es decir, registro de salida en serie de entrada en serie, registro de salida en paralelo de entrada en serie, registro de salida en serie de entrada en paralelo, registro de salida en paralelo de entrada en paralelo. Además, dependiendo de la dirección del movimiento de los datos, pueden ser de desplazamiento hacia la izquierda y / o hacia la derecha,  

Los registros de desplazamiento son de varios tipos, son :

• Shift left register.
• Shift right register.
• Cambie el registro.
• Registros de desplazamiento bidireccional.
• Registros universales de desplazamiento

El flip-flop D se puede usar para crear líneas de retardo.que se utilizan en sistemas de procesamiento de señales digitales. Esta aplicación surge fácilmente debido al hecho de que la salida en el flip-flop sincrónico D no es más que la entrada retrasada por un ciclo de un reloj. De este modo, al conectar en cascada a tales flip-flops, la salida puede retrasarse por n ciclos de reloj que a su vez producen la cantidad necesaria de retras.

Generalmente los interruptores mecánicos solían entrar.los valores en el sistema digital son propensos a un problema de rebote en el que los contactos del interruptor vibran al cerrar / abrir el interruptor. Esto conduce a la variación en el voltaje de salida que hace que las entradas lógicas se alternan entre 0 y 1. Esto resulta en un comportamiento inesperado del sistema que puede evitarse conectando un flip-flop RS entre el interruptor y el circuito digital para que actúe como un debounce del interruptor. 

Flip Flops en cadena 

Los Flip Flops pueden conectarse entre sí de modo de construir circuitos más complejos. Los mismos pueden ser circuitos sincrónicos o asincrónicos. Un circuito sincrónico o asíncrono, es aquel en el cual todos y cada uno de los dispositivos que lo conforman responde a un mismo clock.Por su parte, en los circuitos asincrónicos o asíncronos, los subsistemas funcionan con lógicas que responden a tiempos de ejecución diferentes.

La forma general de analizar los Flip Flops en cadena es construir un diagrama de tiempos en el cual se muestra el valor de cada estado en relación al tiempo. Ese tiempo puede ser referenciado a un clock único, en el caso sincrónico, o a cualquier otro clock principal o secundario o cambio de estado, para los asincrónicos.

DISPAROS DE LOS FLIP FLOPS

 El estado de un flip flop se cambia por una modificación momentánea en la señal de entrada .Este cambio momentáneo se le denomina gatillo y la transición que provoca se dice que  dispara el flip flop.

Otro tipo de FF que sincroniza el cambio de estado durante la transición del pulso de reloj es el flip flop disparado por flanco. Cuando la entrada de reloj excede un nivel de umbral específico, las entradas son aseguradas y el FF no se ve afectado por cambios adicionales en las entradas hasta tanto el pulso de reloj no llegue a cero y se presente otro pulso. 

Algunos FF cambian de estado en la subida del pulso de reloj, y otros en el flanco de bajada. Los primeros se denominaran Flip flop disparados por flanco positivo y los segundos Flip flops disparados por flanco negativo. La distinción entre unos y otros se indicará con la presencia o ausencia de una negación en la entrada de reloj .

El flip-flop SR disparado por flanco negativo

Para construir un flip-flop disparado por flancos negativos sólo tenemos que invertir la señal de reloj antes de utilizarla en el circuito detector de flancos negativos. Por tanto, el circuito es idéntico al desarrollado para el flip-flop SR disparado por flanco positivo excepto porque hay un inversor a la entrada de la señal de reloj.

Como veremos, la utilización de flip-flops disparados por flanco positivos o negativos es sólo cuestión de gusto. Circuitos con idénticas características y prestaciones se pueden construir con ambos, pero una vez que decidimos que lógica utilizar, no es recomendable mezclar de los dos tipos.Un método para eliminar los estados transitorios inestables en el diseño de circuitos digitales secuenciales es el uso de flip-flops disparados por flanco, esto es, que dichos dispositivos sólo son sensibles a sus entradas de excitación solamente cuando ocurren las transiciones ascendentes o descendentes de una señal llamada reloj.

Cuatro Tipos de Flip-Flop 

Se mencionó que un circuito flip-flop puede estar formado por dos compuertas NAND o dos compuertas NOR. Estas construcciones se muestran en los diagramas lógicos de las figuras. Cada circuito forma un flip-flop básico del cual se pueden construir uno más complicado. La conexión de acoplamiento intercruzado de la salida de una compuerta a la entrada de la otra constituye un camino de retroalimentación. Por esta razón, los circuitos se clasifican como circuitos secuenciales asincrónicos. Cada flip-flop tiene dos salidas, Q y Q´ y dos entradas S (set) y R (reset). Este tipo de flip-flop se llama Flip-Flop RS acoplado directamente o bloqueador SR (SR latch). Las letras R y S son las iniciales de los nombres en inglés de las entradas (reset, set).

Un circuito flip-flop puede mantener un estado binario indefinidamente (Siempre y cuando se le este suministrando potencia al circuito) hasta que se cambie por una señal de entrada para cambiar estados. La principal diferencia entre varios tipos de flip-flops es el número de entradas que poseen y la manera en la cual las entradas afecten el estado binario

FLIP FLOPS CON CLEAR Y PRESET

En los flip flops ,el RS,el D, el JK se dice que sus entradas son entradas síncronas ,ya que los datos de estas entradas coincidan la salida del flip flop solo durante  el flanco de disparo del impulso de reloj  esto se significa que los datos se transfieren sincronizados con la señal del reloj.

Los dispositivos con reloj están especialmente diseñados para sistemas síncronos; tales dispositivos ignoran sus entradas excepto en la transición de una señal de reloj dedicada (conocida como reloj, pulsación o estroboscópico). El reloj hace que el flip-flop cambie o retenga su señal de salida en base a los valores de las señales de entrada en la transición. Algunos flip-flops cambian la salida en el flanco ascendente del reloj, otros en el flanco descendente. 

Como mencionamos, el flip flop responde a ciertas entradas prioritarias en este caso usaremos CLEAR y PRESET. Donde CLEAR es una entrada que pone a la salida del flip flop un 0, mientras que PRESET es una entrada que pone a la salida del flip flop un 1. En flip flop programables y comerciales estas entradas pueden ser bajo o alto activo, nuestro caso como es programable podemos indicar de qué tipo será. 

Metaestabilidad 

Los flip-flops están sujetos a un problema llamado metaestabilidad , que puede ocurrir cuando dos entradas, como datos y reloj o reloj y reinicio, cambian aproximadamente al mismo tiempo. Cuando el orden no es claro, dentro de las limitaciones de tiempo adecuadas, el resultado es que la salida puede comportarse de manera impredecible, tardando muchas veces más de lo normal en asentarse en un estado u otro, o incluso oscilando varias veces antes de asentarse. En teoría, el tiempo para asentarse no está limitado. En un sistema informático , está metaestabilidad puede causar corrupción de datos o un bloqueo del programa si el estado no es estable antes de que otro circuito use su valor; en particular, si dos rutas lógicas diferentes utilizan la salida de un flip-flop, una ruta puede interpretarla como un 0 y la otra como un 1 cuando no se ha resuelto a un estado estable, poniendo la máquina en un estado inconsistente. 

La metaestabilidad en los flip-flops se puede evitar asegurando que los datos y las entradas de control se mantengan válidos y constantes durante períodos específicos antes y después del pulso de reloj, llamado tiempo de configuración (t su ) y tiempo de retención (t h ) respectivamente. Estos tiempos se especifican en la hoja de datos del dispositivo y suelen oscilar entre unos pocos nanosegundos y unos cientos de picosegundos para los dispositivos modernos. Dependiendo de la organización interna del flip-flop, es posible construir un dispositivo con un requisito de configuración o tiempo de espera cero (o incluso negativo), pero no ambos simultáneamente. 

La implementación de un flip-flop SR usando dos compuertas NAND cruzadas requiere entradas BAJAS. Sin embargo, podemos convertir el funcionamiento de un flip-flop NAND SR para que funcione de la misma manera que la implementación de compuerta NOR con entradas ALTAS (lógica positiva) activas mediante el uso de inversores ( NO compuertas ) dentro del diseño biestable básico.

La conversión del circuito básico de flip-flops se logra mediante el uso de dos compuertas AND adicionales que, junto con una entrada de control, habilitan y deshabilitan las entradas S y R. Este nuevo circuito se llama flip-flop SR Relajado o Cerrado.

El flip-flop de set-reset (SR) cerrado

Los flip-flops SR cerrados operan secuencialmente y su estado de salida solo cambia en respuesta a sus entradas en la aplicación de un reloj o entrada de habilitación. Como el cambio en la salida está controlado por esta entrada de activación de reloj, se dice que el circuito de flip-flop SR cerrado es un flip-flop "sincrónico". Entonces, un flip-flop SR asíncrono no requiere reloj, pero sí uno síncrono.

La conversión de un flip-flop SR estándar basado en NOR a un flip-flop SR cerrado se logra usando dos compuertas AND (TTL 74LS08) conectadas a las entradas de Set y Reset. Un control adicional o entrada "Habilitar", EN se conecta a ambas puertas AND , lo que da como resultado salidas BAJAS cuando la entrada del reloj es BAJA como se muestra.

La conversión de flip-flops a una sincronizada se logra simplemente conectando esta entrada de habilitación a una señal de temporización. Cualquier cambio en el estado de salida ocurrirá en sincronización con la señal del reloj CLK.  Tenga en cuenta que una señal de reloj se define como una secuencia de pulsos continuos con cada pulso que tiene dos estados separados, el estado "ON" y el estado "OFF", con su ciclo de trabajo que representa su tiempo "ON" dividido por el período de tiempo total de pulso, (tiempo "ON" + tiempo "OFF"). Casi todas las señales de reloj digital tienen un ciclo de trabajo del 50%.

Flip-Flop Sincronizado

El instante en que la se nal CLK cambia de 0 a 1, se denomina canto de subida, y cuando cambia de 1 a 0 se llama canto de bajada. El sincronismo del sistema puede estar dado por una de estas dos transiciones. Para lograr sincronizar un Flip-Flop mediante cantos, se utiliza un esquema Maestro-Esclavo, en el que se propagan las entradas con la se nal CLK.

Existen distintos tipos de Flip-Flop, sin embargo todos cuentan con una entrada CLK para su sincronización, además de una salida (Q) y su complemento (Q). Los Flip-Flop var´ıan en el n´umero de entradas, y en las transiciones que ´estas provocan.Como se dijo anteriormente, estos dispositivos son capaces de almacenar información, mediante estados.

Como los Flip-Flop se encuentran sincronizados, los cambios de estado sólo pueden ocurrir en los cantos de bajada de la señal CLK.

El flip-flop se restablece a su estado original con la ayuda de la entrada RESET y la salida es Q, que estará en el nivel lógico "1" o en la lógica "0". Depende de la condición establecida / restablecida del flip-flop. Palabra flip flop significa que puede ser "Saltado" en un estado lógico o "FLOPPED" de nuevo en ot.

Se utiliza el circuito básico Flip Flop de la puerta NAND RS.para almacenar los datos y, por lo tanto, proporciona retroalimentación de ambas salidas nuevamente a sus entradas. El Flip Flop RS en realidad tiene tres entradas, SET, RESET y su salida actual Q en relación con su estado actual.

El flip-flop NAND Gate RS

Un par de compuertas NAND de 2 unidades de acoplamiento cruzado es elLa forma más sencilla de realizar cualquier configuración básica / restablecimiento de un bit RS Flip Flop. Forma el conjunto / restablecimiento biestable o un seguro de puerta activo LOW RS NAND. La retroalimentación se alimenta desde cada salida a una de la otra entrada de puerta NAND. El dispositivo consta de dos entradas; uno se conoce como SET, (S) y el otro se llama RESET, (R). Las dos salidas son Q y Q bar, como se muestra en la siguiente figura

El estado de un latch o flip-flop es conmutado por el cambio de una entrada de control. Este cambio momentáneo se llama trigger(disparador). Un flip flop es esencialmente un latch D con pulsos de control de entrada que es activado cada vez que el pulso va a un 1 lógico.

El flip-flop es susceptible a ciertos errores si los entradas lógicas cambian mientras el pulso de reloj está aún en 1. Por esta razón la clave es que el flip-flop sólo se active durante la transición de la señal.transición.esto es cuando se cambia de un valor a otro (0 ó 1). Bien, para los flip flops sincronizados por reloj como el JK, se necesita saber cómo lo vamos a trabajar en base a la transición de la señal de pulso de reloj, es decir si el flip flop cambiará de valor cuando haya una transición de pendiente positiva o negativa.

 A continuación les dejaremos este video explicativo sobre los flip flops